ID del artículo: 000092330 Tipo de contenido: Conectividad Última revisión: 30/11/2022

¿Cómo puedo conectar el Intel® Arria® 10 HPS EMAC con la interfaz GMII a un PHY externo mediante pines de E/S FPGA?

Entorno

    Intel® Quartus® Prime Pro Edition
    Ethernet de triple velocidad FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Para un diseño en el cual el HPS está limitado por pines, las señales EMAC se pueden enrutar a través de la estructura FPGA predeterminada como interfaz GMII y adaptarse al modo SGMII a través de la lógica del adaptador blando.

Resolución

El puente de PCS Intel® HPS GMII a TSE 1000BASE-X/SGMII es un núcleo de IP blando en FPGA estructura que proporciona lógica para llevar el núcleo EMAC GMII/MII de HPS al núcleo Altera 1000BASE-X/SGMII PCS para la representación de interfaz SGMII.

Además, Intel® proporciona un diseño de referencia para esta aplicación; consulte el A10 SGMII Reference Design - Manual del usuario y descargue el proyecto de diseño de referencia en el enlace: https://releases.rocketboards.org/

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de sistema integrado en chip Intel® Arria® 10 SX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.