ID del artículo: 000091739 Tipo de contenido: Resolución de problemas Última revisión: 12/09/2023

¿Por qué el diseño SDI II Intel® FPGA IP Multi-tasa (hasta 12G-SDI) no funciona al fusionar los modos TX y RX simplex en el mismo canal con el dispositivo Intel Agilex® 7?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.2 del software Intel® Quartus® Prime Pro Edition con el parche 0.06 instalado, el diseño F-tile SDI II Intel® FPGA IP Multi-rate (hasta 12G-SDI) no funcionará al combinar el modo TX y RX simplex en el mismo canal.

Este problema no afecta a los diseños de HD-SDI, 3G-SDI y velocidad triple (hasta 3G-SDI) con modo TX y RX simplex en el mismo canal.

Resolución

Para evitar este problema, los carriles TX y RX deben separarse en dos canales diferentes cuando se utiliza el modo TX y RX simplex en diseños de velocidad múltiple.

Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.