ID del artículo: 000091707 Tipo de contenido: Mensajes de error Última revisión: 22/09/2022

¿Por qué falla/cuelga la simulación aldec Desenlace pro utilizando PHY Lite para el ejemplo de diseño de interfaces paralelas Intel® FPGA IP?

Entorno

    Intel® Quartus® Prime Pro Edition
    PHY Lite para interfaces paralelas FPGA IP Intel® Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Si se genera un ejemplo de diseño de PHY Lite para interfaces paralelas Intel® FPGA IP utilizando la Intel® Quartus® Software Prime Pro Edition versión 21.1 o 21.2, se encontrará con la simulación de Aldec, Enfática-Pro, o falla en la simulación. Este problema se suscitó en la versión 2020.04 de Aldec, Que el software Intel® Quartus® Prime Pro Edition versión 21.1 y 21.2 genera archivos de simulación.

Resolución

Este problema se resolvió en Aldec, versión 2021.4, que es compatible con el software Intel® Quartus® Prime Pro Edition versión 21.3 y posteriores. Regenera tu diseño con la versión Intel Quartus software actualizada.

Productos relacionados

Este artículo se aplica a 1 productos

Dispositivos programables Intel®

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.