¿Por qué hay una pérdida de datos en Intel® Stratix® 10 MX/NX FPGA ruta de respuesta de escritura IP de memoria de alto ancho de banda (HBM2) en modo de contrapresión no AXI?

Debido a un problema en las versiones 21.4 y 22.1 del software Intel® Quartus® Prime Pro Edition, se espera una pérdida de datos en la ruta de respuesta de escritura en modo de contrapresión no AXI debido a las siguientes razones:

Cuando no se habilita la contrapresión AXI en Intel® Stratix® IP 10 MX/NX FPGA high bandwidth Memory (HBM2), es posible que se pierdan las respuestas de escritura. La razón es que la estructura puede potencialmente recibir dos respuestas de escritura en un solo ciclo.

En el modo no backpressure, solo hay un valor de ciclo de búfer de respuesta de lectura. La pérdida de datos se produce cuando hay dos ciclos de back-to-back en los cuales se recibe un par de respuestas de escritura. El problema es más frecuente cuando el reloj fabric es relativamente bajo. Aunque esto reduzca la tasa de comandos de escritura en la interfaz, si un ciclo de actualización hace que muchos comandos de escritura se búferifiquen en los dispositivos Intel® Stratix® 10 MX/NX FPGA BMC, habrá un aluvión de respuestas correspondiente una vez completada la actualización.

Se recomienda crear una instancia del mismo FIFO en Intel® Stratix® 10 MX/NX FPGA IP de memoria de gran ancho de banda (HBM2) que para el manejo de la contrapresión compatible con AXI4. Esto sí tiene una penalización de área, pero el FIFO de cada pseudocanal requiere solo un MLAB (+ algunos ALMs para contadores).
 
Este problema está previsto que se resuelva en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.