Podría encontrar errores de bits al inicio o al final de la ráfaga BL8 a alta frecuencia en Intel Agilex® generador de tráfico EMIF del dispositivo 7. Este fallo se produce principalmente debido a la configuración del tiempo de giro del bus inexacto.
® el generador de tráfico EMIF del dispositivo Intel Agilex 7 comienza a pasar después de agregar el tiempo adicional de giro del bus a los siguientes parámetros a través de la ficha controladora de gui->controladora de IP EMIF. Por ejemplo, + 3 ciclos en los parámetros siguientes:
rd_to_wr_same_chip
wr_to_rd_same_chip
rr_to_rd_diff_cihp
rd_to_wr_diff_chip
wr_to_wr_diff_chip
wr_to_rd_diff_chip
Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.