Debido a un problema en la versión 22.2 del software Intel® Quartus® Prime Pro Edition, la Intel® FPGA IP multirate de F-tile Ethernet puede mantener presionado el tiempo en su dominio i_reconfig_clk .
Estas posesiones se retienen, como se muestra en Synopsys Design Constraint (. los informes de temporización de sdc), por lo general se ven con una ruta de acceso "a nodo" que contiene "pld_avmm2_clk_rowclk.reg" y son similares al siguiente formato:
eth_f_dr_top_wrapper_auto_tiles|z1577a_x0_y0_n0|avmm2_21~maib_ss_lib/x0/u23_2/pld_avmm2_clk_rowclk.reg
Para evitar este problema, compile el diseño con varias semillas hasta que se encuentre una semilla que pase.
Este problema se corrigió a partir de la versión 22.3 del software Intel® Quartus® Prime Pro Edition.