ID del artículo: 000091457 Tipo de contenido: Fe de erratas Última revisión: 07/07/2022

¿Por qué la Intel® FPGA IP de transmisión Avalon® R-tile para PCI Express* no puede recibir paquetes de nivel de transacción VirtIO?

Entorno

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.1 y anteriores del software Intel® Quartus® Prime Pro Edition, la decodificación de direcciones de la Avalon® Intel® FPGA IP de streaming de R-tile para PCI Express* podría fallar al recibir un paquete de nivel de transacción VirtIO (TLP), lo que ocasiona que se difiera la secuencia de TLP.
 

Resolución

Este problema se corrigió a partir de la Intel® Quartus® versión 22.2 del software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.