Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 22.2 y anteriores, es posible que vea el mensaje de error a continuación si su diseño incluye la Intel® FPGA IP de transmisión Avalon® R-tile para PCI Express* IP con compatibilidad de MSI-X con PF0 habilitada al ejecutar "generate HDL" en IP Parameter Editor Pro.
Error: intel_rtile_pcie_ast_0: Los parámetros hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable con los valores 2 deshabilitar fallaron al satisfacer la regla rnra_rnr_pcie_ip16:: pf0_msix_table_offset_reg_pci_msix_bir_rule
Error: intel_rtile_pcie_ast_0: Los parámetros hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable con los valores 2 deshabilitar fallaron al satisfacer la regla rnra_rnr_pcie_ip16:: pf0_msix_table_offset_reg_pci_msix_bir_rule
Error: qsys-generate falló con el código de salida 1: 2 errores, 0 advertencias
Para solucionar este problema, habilite la compatibilidad de MSI y MSI-X en PF0 para generar correctamente código HDL para la configuración de IP.
Este problema se corrigió a partir de la Intel® Quartus® versión 22.3 del software Prime Pro Edition.