ID del artículo: 000091381 Tipo de contenido: Resolución de problemas Última revisión: 14/07/2022

¿Por qué veo un resultado inesperado al utilizar Configuration Intercept Interface (CII) para acceder al registro de espacio de configuración con una dirección superior a 8 bits en la Intel® FPGA IP de transmisión de Avalon® P-Tile o F-Tile...

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Intel® Wharf Rock Avalon-ST para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el Intel® Quartus® Software Prime Pro Edition v22.1 y en la versión anterior, es posible que el acceso al registro de espacio de configuración mediante la Interfaz de intercepción de configuración (CII) con una dirección superior a 8 bits no funcione correctamente cuando está habilitada la compatibilidad con REGIÓN DEL PACÍFICO. El acceso al registro de espacio de configuración donde los 8 bits inferiores de la dirección del registro coinciden con el registro DE CLARO, se reconocerá como acceso al registro DE CLARO, independientemente del valor de los dos bits de dirección superiores.

    Resolución

    Este problema se corrigió en la Intel® Quartus® Software Prime Pro Edition v22.2.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7
    FPGA Intel® Stratix® 10 DX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.