ID del artículo: 000091170 Tipo de contenido: Mensajes de error Última revisión: 31/03/2023

Error(19261): La pcie_rstn_pin_perst de señal se ha restringido a una ubicación que es un pin de propósito doble que puede ser utilizado por PCIe HIP como nPERST.

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El siguiente error se verá al compilar un diseño que incluye la Intel® Stratix® 10 hard IP para PCI Express dirigida a un dispositivo OPN 1SG040*.
    El pin nPERSTL0 de este paquete de dispositivos es un propósito doble y se encuentra en un banco de 3.0 V.

    Error(19261): La pcie_rstn_pin_perst de señal se ha restringido a una ubicación que es un pin de propósito doble que puede ser utilizado por PCIe HIP como nPERST.

    Resolución

    Cuando se utiliza este pin como PCI Express nPERST con estándares de E/S de 1.2 V, 1.5 V, 1.8 V, 2.5 V o 3.0 V LVTTL, se debe agregar la siguiente asignación en el archivo de configuración de Intel® Quartus® Prime Software (.qsf) para deshabilitar el uso de GPIO y resolver el error.
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pin_name

    Ejemplo:
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.