ID del artículo: 000091014 Tipo de contenido: Resolución de problemas Última revisión: 15/02/2023

¿Por qué el interbloqueo de interfaz de reconfiguración de PI físico cuando se utiliza el Intel® FPGA IP P-Tile para PCI Express*?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a una limitación en el Intel® FPGA IP P-Tile para PCI Express* con el software Intel® Quartus® Prime Pro Edition versión 22.2 y la versión anterior, la interfaz de reconfiguración de IP dura puede estar en punto muerto con la afirmación de "hip_reconfig_waitrequest_o". El problema no se puede resolver mediante el restablecimiento del Intel® FPGA IP P-Tile para PCI Express* mediante el "pin_perst_n".

    Resolución

    Para evitar este problema, asegúrese de que no se utilice la interfaz de reconfiguración de PI físico durante la afirmación de "pin_perst_n".

    Este problema se corrigió a partir de la Intel® Quartus® versión 22.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F
    FPGA Intel® Stratix® 10 DX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.