ID del artículo: 000091012 Tipo de contenido: Resolución de problemas Última revisión: 14/02/2023

¿Por qué se afirma el estado de RxErr después de hacer valer los puertos "pld_clrpcs_n[1:0]" mientras se utiliza el Intel® FPGA IP P-Tile para PCI Express?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El estado RxErr se afirmará después de restablecer la Intel® FPGA IP P-Tile para PCI Express con los puertos pld_clrpcs_n[1:0].

    Resolución

    De acuerdo con la revisión de especificación de PCI Express Base 4.0 versión 1.0, los registros sticky, incluido el estado RxErr , no se borran después de ningún tipo de reinicio convencional (frío, cálido o caliente).

    Borre el estado RxErr en el registro de espacio de configuración de PCI Express antes de comprobar el estado de RxErr durante la transacción de datos.

    Este comportamiento no cambiará en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F
    FPGA Intel® Stratix® 10 DX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.