ID del artículo: 000090637 Tipo de contenido: Fe de erratas Última revisión: 11/01/2023

¿Por qué el perfil de multirateo de Ethernet F-Tile Intel® FPGA IP 100GE-4 con PTP activado y FEC no habilitado, no puede hacer valer la o_p0/p1/p2/p3_rx_ptp_ready en la simulación?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 22.1 del software Intel® Quartus® Prime Pro Edition, un perfil de tasa múltiple de Ethernet F-Tile Intel® FPGA IP 100GE-4 con PTP activado y FEC no habilitado no funcionará correctamente, y el puerto rx_ptp_ready no podrá hacer valer.

Resolución

No existe ninguna solución para este problema en la versión 22.1.
Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.