ID del artículo: 000090599 Tipo de contenido: Resolución de problemas Última revisión: 11/01/2023

¿Por qué la señal de o_rx_pcs_ready no puede hacer valer durante una simulación de la reconfiguración dinámica Intel® FPGA IP de tasa múltiple de F-Tile Ethernet cuando el perfil de inicio está utilizando un subconjunto de los PMAs de FGT d...

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 22.1, el o_rx_pcs_ready no podrá hacer valer durante la simulación del ejemplo de diseño de diseño de reconfiguración dinámica Intel® FPGA IP multiratea de F-Tile Ethernet cuando el perfil de inicio está utilizando un subconjunto de las PMAs FGT dentro del grupo de reconfiguración.

    Por ejemplo, si utiliza la Intel® FPGA IP de tasa múltiple F-Tile Ethernet con el grupo de reconfiguración reconfigurable 100GE-4 y utiliza el perfil 100GE-2 como perfil de inicio (el perfil de inicio está utilizando 2 de 4 transceptores FGT en el grupo de reconfiguración).

    Resolución

    Para solucionar este problema en la simulación, asegúrese de que el perfil de inicio utilice un súper conjunto de transceptores FGT para todos los perfiles de reconfiguración dinámica en el diseño.

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.