ID del artículo: 000090535 Tipo de contenido: Fe de erratas Última revisión: 29/04/2022

¿Por qué veo corrupción en la lectura de datos con Intel® Stratix® 10 FPGA QD LEGIBLE+ IP cuando la calibración se realiza de manera consistente?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memoria externa FPGA IP Intel® Stratix® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que observe la corrupción de datos de lectura cuando hay una gran diferencia en la configuración calibrada de DQS-en entre los intentos de calibración con Intel® Stratix® 10 FPGA propiedad intelectual (IP) QDENDI+.

    Resolución


    Puede descargar el parche para Intel® Quartus® versión 21.2 del software Prime para solucionar este problema. Comuníquese con la asistencia de Intel para obtener otro parche de la versión de Intel Quartus Prime Software.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.