¿Por qué se produce un error en la compilación durante la etapa de generación lógica con los Intel® FPGA IP F-Tile SDI II en el modo TX y RX simplex y cuando se coloca en el mismo canal con el dispositivo Intel Agilex® 7?

Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 22.1, el Intel® FPGA IP F-Tile SDI II fallará durante el proceso de compilación con elmodo TX y RX simplex en el mismo canal, aparecerán los siguientes mensajes de error durante la etapa de generación de la lógica:

• Error (21842): No se puede generar lógica de asistencia porque los componentes de IP utilizados en el diseño tienen ajustes conflictivos
• Error: El diseño no se puede programar en los mosaicos F disponibles porque las restricciones de ubicación dadas están en conflicto o porque el diseño requiere más recursos en comparación con lo que está disponible en el dispositivo actual
• Error: La herramienta de generación lógica Quartus® Prime no tuvo éxito. 22 errores, advertencias 0
• Error (21794): La compilación completa de Quartus® Prime no tuvo éxito. 24 errores y 2 advertencias

Este problema se debe a que Intel® Quartus® software Prime Pro Edition no puede combinar el perfil único SDI II TX con varios perfiles del SDI II RX cuando está en modo de tasa múltiple.

Para evitar este problema al utilizar TX y RX en modo simplex, las líneas TX y RX se deben asentar en dos canales diferentes para pasar la compilación en la etapa de generación lógica.

Este problema se corrigió en la Intel® Quartus® versión 22.2 del software Prime Pro Edition.