ID del artículo: 000090420 Tipo de contenido: Mensajes de error Última revisión: 11/04/2023

Error(12418): La opción lógica de terminación se establece en la serie 50 Ohm sin calibración para el pin <pin name="">de salida ~pad, pero la configuración no es compatible con LVCMOS estándar de E/S 3.0-V</pin>

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 22.1, este error puede producirse cuando se utilizan simultáneamente 3VIO y HPS IP para diseños dirigidos a dispositivos Intel® Stratix10® porque no se habilita la asignación "OUTPUT_TERMINATION DESACTIVADO".

    Resolución

    Para solucionar este problema en Intel® Quartus® versión 22.1 del software Prime Pro Edition, añada el archivo . asignación de qsf "set_instance_assinment -name OUTPUT_TERMINATION OFF-to <pin>" para pines con fallas.

    Este problema se corrigió en la versión Intel® Quartus® Software Prime Pro Edition versión 22.2.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.