La señal pX_reset_status_n_o de la Intel® FPGA IP P-Tile Avalon® Streaming para PCI* Express incluye una característica acumulativa relacionada con el número de pin_perst_n sumas retroactivas.
Cada evento pin_perst_n posterior se colocará en cola y se ejecutará uno tras otro, lo que afectará el tiempo total que tarda la Intel® FPGA IP de P-Tile Avalon® Streaming para que PCI* Express salga del restablecimiento y afirme la señal de pX_reset_status_n_o.
Figura 1. muestra el Intel® FPGA IP de transmisión Avalon® P-Tile para PCI Express cuando se emite un solo pin_perst_n desatado desde el host. Figura 2. muestra la característica acumulativa cuando se emiten varias resoluciones de pin_perst_n.
Se actualizará la Intel® FPGA IP de transmisión Avalon® P-Tile para PCI* Express para incluir esta información.