ID del artículo: 000090176 Tipo de contenido: Fe de erratas Última revisión: 10/01/2023

Error:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): no se define el módulo "rtile_s20_v0"

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Questa*-Edición FPGA Intel®
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 22.1 y anteriores, se mostrará el siguiente error al utilizar Questasim* Intel® FPGA Edition para simular un diseño que crea una instancia de la Intel® FPGA IP de transmisión R-Tile Avalon® para PCI Express*.

    Error:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): no se define el módulo "rtile_s20_v0"

    Resolución

    Para solucionar este problema, utilice la versión completa del simulador avanzado Siemens* Questa*. Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.