ID del artículo: 000090171 Tipo de contenido: Mensajes de error Última revisión: 24/02/2023

¿Por qué se producen errores de simulación al utilizar el Intel® FPGA IP® Intel Agilex 7 FPGA R-Tile Avalon® Streaming Intel® FPGA IP para el simulador de ejemplo de diseño PCI Express* con el simulador Cadence Xcexpert*?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Aplicación de ejemplo Avalon-Streaming Hard IP para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 21.4 y anteriores, podría encontrar el siguiente error:

    xmelab: *F, CUMSTS: falta la directiva de escala de tiempo en uno o más módulos.
    20.03-s005: (c) Copyright 1995-2020 Cadence Design Systems, Inc.
    en las bibliotecas no existe la instantánea "pcie_ed_tb.pcie_ed_tb".

     

     

    Resolución

    Este problema se corrigió en la Intel® Quartus® Software Prime Pro Edition versión 22.3.
    Nota: La compatibilidad con el simulador Xce simulator solo está disponible en dispositivos con el sufijo R2 o R3 en los números de pieza de pedido (OPN).

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.