Error (10158): Error de declaración de módulo Verilog HDL en <module_name.sv> (11): puerto "<interface_name>" no se declara como puerto</interface_name></module_name.sv>

Es posible que vea este error durante la síntesis en Intel® Quartus® Prime Lite Edition y Standard Editions. Este error se produce cuando se compilan interfaces de System Verilog y la lista de puertos se codifica con la sintaxis de Verilog-95.

módulo module_a (clk, rst, module_a_inf);
clk de entrada;       Reloj de núcleo
entrada de la rst;       Rst.

module_a_to_module_b_interface.module_a module_a_inf;   Interfaz del módulo A

Esta limitación solo se produce en Intel® Quartus® Prime Lite Edition y Standard Edition. Hay dos opciones para resolver esto:

• Compile con Intel® Quartus® Prime Pro Edition
• Cambie la sintaxis de interfaz a:

module_a de módulo(
entrada clk, // reloj de núcleo
input rst, // rst.

module_a_to_module_b_interface.module_a interfaz module_a_inf // Module A

);