ID del artículo: 000089968 Tipo de contenido: Resolución de problemas Última revisión: 18/06/2025

¿Por qué veo un pin "rx_dpa_hold" cuando se selecciona el modo "RX SOFT-CDR" en la Stratix® 10 FPGA LVDS SERDES IP?

Entorno

    Intel® Quartus® Prime Pro Edition
    LVDS SERDES Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 21.3 y superior, puede generar y compilar un diseño con la Intel® Stratix® 10 FPGA LVDS SERDES IP con el pin rx_dpa_hold cuando se selecciona el modo RX SOFT-CDR.

Resolución

Puede ignorar el rx_dpa_hold pin y dejarlo desconectado.

Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.