ID del artículo: 000089524 Tipo de contenido: Conectividad Última revisión: 15/08/2023

¿Por qué el software Intel® Quartus® Prime Pro Edition sugiere conectar pines VREF a GND cuando se implementa una interfaz DDR3 en dispositivos Intel® Stratix® 10?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces de memoria externa FPGA IP Intel® Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción


A partir de Intel® Quartus® versión 18.1 del software Prime Pro Edition, la PI DDR3 implementada en Intel® Stratix® 10 dispositivos hará referencia a un VREF generado internamente.

Resolución

Los pines VREF específicos se pueden conectar a GND

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.