ID del artículo: 000088867 Tipo de contenido: Fe de erratas Última revisión: 23/11/2024

¿Por qué la IP dura de Ethernet FPGA F-Tile con PTP habilitado y tipo FHT PMA no logra afirmar o_rx_pcs_ready en el hardware?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Quartus® Prime Pro Edition v21.4, la IP dura de Ethernet FPGA F-Tile con tipo FHT PMA no puede emitir o_clk_rec_div (reloj recuperado de RX) en el hardware.

    Como se requiere el reloj de o_clk_rec_div para el modo de precisión de marca de tiempo avanzada, la PI no puede establecer un enlace y no se afirmará o_rx_pcs_ready .

    Resolución

    Para evitar este problema en el software Quartus® Prime Pro Edition v21.4, seleccione el modo de precisión de marca de tiempo básica donde no se requiere el reloj de o_clk_rec_div

    Más información

    Este problema se solucionó a partir de la versión 22.1 del software Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.