ID del artículo: 000088714 Tipo de contenido: Mensajes de error Última revisión: 05/06/2023

¿Por qué el ejemplo de diseño de PI de FPGA® de F-Tile II de Intel Agilex 7 no se puede compilar en la etapa de generación de compatibilidad lógica?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 21.4 del software Intel® Quartus® Prime Pro Edition, el ejemplo de diseño de IP Intel Agilex® 7 F-Tile SDI II FPGA fallará en la etapa de generación de compatibilidad lógica durante la compilación con el siguiente mensaje de error:

Error(21842): No se puede generar lógica de compatibilidad porque los componentes de IP utilizados en el diseño tienen ajustes conflictivos.

Resolución

Hay un parche disponible para solucionar este problema en el software Intel® Quartus® Prime Pro Edition versión 21.4.

Descargue e instale el parche 0.01 en los siguientes enlaces:

Este problema se está corrigiendo a partir de la Intel® Quartus® versión 22.1 del software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.