ID del artículo: 000088598 Tipo de contenido: Resolución de problemas Última revisión: 18/04/2022

¿Por qué el nivel de prueba del ejemplo de diseño de Intel® FPGA IP HDMI incluye la configuración incorrecta del paquete de control general de origen (GCP) cuando el modo de enlace de velocidad fija (FRL) está deshabilitado?

Entorno

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la Intel® Quartus® Software Prime Pro Edition v21.3 y versiones anteriores, el valor de prueba del ejemplo de diseño de Intel® FPGA IP HDMI tiene la configuración incorrecta en el Paquete de control general de origen (GCP). Este problema se produce cuando el modo de enlace de velocidad fija (FRL) está deshabilitado.

Resolución

Para evitar este problema en las versiones actuales del software Intel® Quartus® Prime Edition, modifique el parámetro 'tx_gcp_data' desde '{4'b1000, BPP}' a '{4'b0001, BPP}' en el archivo bitec_hdmi_tb.v.

Este problema se ha solucionado a partir de la Intel® Quartus® versión 22.1 del software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 3 productos

FPGA de SoC y FPGA Intel® Arria® 10
FPGA Intel® Cyclone® 10
FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.