Debido a un problema en la CPRI v7.0 Intel® FPGA IP core versión 20.4 y versiones anteriores, es posible que vea la nomenclatura de temporización dentro del núcleo mismo Intel® FPGA IP CPRI v7.0. Las rutas de infracción de sincronización en Intel® Quartus® Prime Software Timing Analyzer son similares a las que se muestran a continuación:
desde el sincronizador *inst_cpri_ii*reset_*sync_reset* hasta *inst_cpri_ii*
desde el sincronizador *inst_c2p*reset_*sync_reset* hasta *inst_c2p*
El núcleo Intel® FPGA IP CPRI v7.0 genera la lógica de sincronización necesaria. Sin embargo, los archivos de restricciones de diseño Synopsys (.sdc) no limitan correctamente estas rutas.
Este problema se ha solucionado a partir de la versión Intel® Quartus® Prime Pro/Standard Edition versión 21.1.