ID del artículo: 000088172 Tipo de contenido: Instalación y configuración Última revisión: 30/11/2023

¿Por qué la generación del ejemplo de diseño de IP de MAC Ethernet 10G de baja latencia Intel® Stratix® 10 FPGA se completó con errores?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet MAC y PHY de 10 Gbps de baja latencia FPGA IP Intel® IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descripción

    Debido a un problema en la versión 21.3 del software Intel® Quartus® Prime Pro Edition, no se puede generar correctamente el ejemplo de diseño de IP de FPGA MAC Ethernet 10G Intel® Stratix® 10 de baja latencia.

    Resolución

    Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Hay una revisión disponible para solucionar este problema para la versión 21.3 del software Intel® Quartus® Prime Pro Edition. Descargue e instale el parche en este artículo de KDB.

    Este parche está programado para ser incluido en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.