Debido a un problema en la versión 21.1 del software Intel® Quartus® Prime Pro Edition, es posible que el Intel® FPGA IP R-Tile Avalon® Streaming para PCI Express* no inicialice la lógica de interfaz TX fuera del reinicio.
Como resultado, la Intel® FPGA IP de transmisión de Avalon® R-Tile para la interfaz PCI Express* TX no se inicializará correctamente y no podrá transmitir paquetes de capa de transacción (TLPs).
Para solucionar este problema, añada las siguientes asignaciones al archivo de configuración de software Intel® Quartus® Prime (QSF):
set_instance_assignment -name SYNCHRONIZER_IDENTIFICATION FORCED -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
set_instance_assignment -name SYNCHRONIZATION_REGISTER_CHAIN_LENGTH 1 -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
Este problema se ha solucionado a partir de la Intel® Quartus® software Prime Pro Edition v21.3.