ID del artículo: 000088028 Tipo de contenido: Fe de erratas Última revisión: 18/04/2022

¿Por qué el IP de fuente de Intel® FPGA HDMI 2.1 genera la polaridad incorrecta de VSYNC y HSYNC?

Entorno

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descripción

Debido a un problema a partir de la versión 19.4 del software Intel® Quartus® Prime Pro Edition, es posible que vea que el IP de origen HDMI 2.1 Intel® FPGA en el modo TMDS genera polaridad incorrecta de VSYNC y HSYNC.

  • Este problema solo afecta el IP de fuente de Intel® FPGA HDMI 2.1 en el modo TMDS.

  • Este problema no afecta la PI de origen Intel® FPGA HDMI 2.1 en modo FRL ni en la PI de fuente de Intel® FPGA HDMI 2.0

Nota: HDMI 2.1 está habilitado cuando se configura Compatible con FRL = 1 mientras HDMI 2.0 está habilitado cuando se configura Compatibilidad con FRL = 0.

 

 

Resolución

Este problema se corrigió a partir de la Intel® Quartus® versión 21.4 del software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA de SoC y FPGA Intel® Arria® 10
FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.