Descripción
Debido a un problema en el software Intel® Quartus® Prime Pro Edition v21.3 y posterior, es posible que los dispositivos Intel Agilex® 7 no puedan configurarse si se aplica una señal de reloj inestable al Sistema PLL 0 o al Sistema PLL 2 durante la configuración del dispositivo.
Resolución
Para evitar este problema, asegúrese de que las señales de reloj de referencia del sistema F-Tile PLL 0 y del sistema PLL 2 en su diseño sean correctas y estables antes de que comience la configuración del dispositivo.
Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.