ID del artículo: 000087795 Tipo de contenido: Resolución de problemas Última revisión: 25/01/2023

¿Por qué pines Desi ata se muestran pares de pines diferenciales incorrectos para la migración de dispositivos en MAX® dispositivos V?

Entorno

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Standard Edition versión 21.1 y en la versión 21.1, en el resalte de pines, se muestran pares diferenciales de pines incorrectos que no se pueden utilizar para la migración de dispositivos en MAX® dispositivos V.

    Cuando se agrega un dispositivo de migración a la función Dispositivos de migración , la pantalla Desplome de pin solo pines que se pueden utilizar para la migración de dispositivos.  Cuando se activa Mostrar conexiones de par de pin diferencial , se muestran las líneas roja que muestran los pares de pines diferenciales.  Pero es posible que esas líneas roja no muestren pares de pines diferenciales que se puedan utilizar para la migración de dispositivos.

    Por ejemplo, cuando se selecciona 5M570ZF256 como dispositivo actual, 5M1270ZF256 se ha seleccionado como dispositivo de migración y Mostrar conexiones de par de pin diferencial está habilitado, en el cuadro de resumen de pines se muestra el siguiente diagrama.  Aunque hay muchas líneas roja para los pares de pines diferenciales, solo los pares de pines diferenciales incluidos en verde se pueden utilizar para la migración de dispositivos.

    Figura 1. Diagrama de la ubicación de los pines en Pin Desafiado

     

    Resolución

    Para evitar este problema, compruebe manualmente si ambos pines de cada par de pines diferenciales tienen las mismas ubicaciones de pines y la misma polaridad entre un dispositivo actual y un dispositivo de migración comparando los archivos de pin-out.

    En archivos pines de MAX® dispositivos V, encuentre la columna Del canal de salida LVDS emulado que muestra el nombre del pin diferencial.  DIFFIO_p y DIFFIO_n son un par de pines diferenciales .  Por ejemplo, DIFFIO_L1p y DIFFIO_L1n son un par de pines diferenciales.

    A continuación, se incluyen ejemplos de cómo comprobar si se puede utilizar un par de pines diferenciales para la migración de dispositivos:

    • En 5M570ZF256, el pin C2 es DIFFIO_L1n y el pin C3 es DIFFIO_L1p.  Sin embargo, en 5M1270ZF256, el pin C2 es DIFFIO_L1n y el pin C3 es DIFFIO_L2p. No son un par de pines diferenciales en 5M1270ZF256.  El par de pines C2-C3 no se puede utilizar para la migración de dispositivos.
    • En 5M570ZF256, el pin R9 es DIFFIO_L11n y el pin T9 es DIFFIO_L11p.  En 5M1270ZF256, el pin R9 es DIFFIO_L13n y el pin T9 es DIFFIO_L13p. El par de pines R9-T9 es un par de pines diferencial y tiene la misma polaridad en 5M570ZF256 y 5M1270ZF256.  El par de pines diferenciales R9-T9 se puede utilizar para la migración de pines.

    Este problema se corrigió desde Intel® Quartus® software Prime Standard Edition versión 22.1.

    Productos relacionados

    Este artículo se aplica a 1 productos

    CPLD MAX® V

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.