¿Por qué el ejemplo de diseño de F-Tile Ethernet Intel® FPGA Hard IP que utiliza 10GE-1 con la variante PTP no puede pasar la fase "Generación de compatibilidad lógica" cuando se utiliza una frecuencia PLL de sistema personalizada?

Debido a un problema en la versión 21.2 del software Intel® Quartus® Prime Pro Edition, el ejemplo de diseño de F-Tile Ethernet Intel® FPGA Hard IP no puede pasar la fase "Generación lógica de compatibilidad" en el software Intel Quartus Prime.

El siguiente mensaje de error ocurre cuando se utiliza 10GE-1 con la variante habilitada por PTP y una frecuencia de ciclo de bloqueo de fase (PLL) de sistema personalizado como 903.125 MHz:

"Error (21842): El solucionador no pudo encontrar una solución"

Para solucionar este problema en la Intel® Quartus® Software Prime Pro Edition v21.2, elija la frecuencia PLL del sistema predeterminada de 805.664062 MHz cuando utilice 10GE-1 con la variante PTP.

Este problema se ha solucionado a partir de la Intel® Quartus® versión 22.1 del software Prime Pro Edition.