ID del artículo: 000086974 Tipo de contenido: Mensajes de error Última revisión: 04/08/2023

Error (178018): Los canales de los grupos de canales enlazados que contienen lo siguiente deben colocarse en ubicaciones contiguas. Si se utilizan PLL de CMU, se deben dejar espacios para el canal PLL de transmisión.

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • Transceptor Nativo Arria® V FPGA IP Intel® PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Puede encontrar los siguientes errores de ajuste si está compilando un diseño con los 4 canales de una PHY XAUI colocados en dos bancos de transceptores de dispositivos de Arria® V en Quartus® II 13.0.

    Error (178018): Los canales de los grupos de canales enlazados que contienen lo siguiente deben colocarse en ubicaciones contiguas. Si se utilizan PLL de CMU, se deben dejar espacios para el canal PLL de transmisión.

    Resolución

    Este problema se solucionó a partir de la versión 13.1 del software Intel® Quartus® Prime Standard Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Arria® V GX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.