ID del artículo: 000086935 Tipo de contenido: Mensajes de error Última revisión: 07/12/2024

Advertencia: Asignación de dispersión máxima ignorada

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memoria externa FPGA IP Intel® Stratix® 10
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Al compilar un diseño de ejemplo de IP EMIF de Stratix® 10 en la versión 18.1 de Quartus® Prime Software Pro, es posible que vea una advertencia similar a la que se muestra a continuación.

    Advertencia: Se ignoró la opción lógica de abanico máximo para el nodo "ed_synth_inst|dut|dut|arch|arch_inst|hmc_avl_if_inst|amm.ready_0_hyper_regs.amm_ready_0_r1~SynDup"

    Tenga en cuenta que la ruta de jerarquía de la señal amm_ready_0_r1~SynDup puede diferir para un diseño dado.

    Esta advertencia no afecta a la funcionalidad del diseño y se puede ignorar.

    Resolución

    Este problema se solucionó en Quartus® versión 19.1 y posteriores.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.