ID del artículo: 000086912 Tipo de contenido: Resolución de problemas Última revisión: 18/04/2023

¿Cuál es el comportamiento de las señales de estado del generador de tráfico en el diseño de ejemplo ip de Intel® Arria® 10 y Intel® Stratix® 10 EMIF?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces de memoria externa FPGA IP Intel® Arria® 10
    Interfaces de memoria externa FPGA IP Intel® Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La señal traffic_gen_pass subirá si no hay errores de bits y los bucles de prueba para un número específico de ciclos. En el modo de prueba de ciclo infinita, la señal traffic_gen_pass nunca subirá.

La señal traffic_gen_fail va alto cada vez que una señal de pnf_per_bit (pnf = no falla) pasa por bajo, independientemente de cuántos bucles se ejecute la prueba.

La señal de traffic_gen_timeout va alto cuando hay un tiempo de espera debido a un problema con el generador de tráfico.

Resolución

Todas las señales de estado del generador de tráfico permanecerán bajas si la interfaz falla la calibración.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA de SoC y FPGA Intel® Stratix® 10
FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.