ID del artículo: 000086911 Tipo de contenido: Resolución de problemas Última revisión: 19/01/2023

¿Por qué falta la caja de parámetros de temporización tRTP en las GUIs de IP de Intel® Stratix® 10 y Intel Arria® 10 EMIF?

Entorno

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    Interfaces de memoria externa FPGA IP Intel® Arria® 10
    Interfaces de memoria externa FPGA IP Intel® Stratix® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Los parámetros tWR y tRTP comparten los mismos bits de registro del modo DDR4 MR0. Una vez que se establece el parámetro tWR, el parámetro tRTP se establece automáticamente porque se fija la relación tWR y tRTP.

  

Resolución

Ninguno

Productos relacionados

Este artículo se aplica a 2 productos

FPGA de SoC y FPGA Intel® Arria® 10
FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.