ID del artículo: 000086897 Tipo de contenido: Resolución de problemas Última revisión: 07/08/2023

¿Por qué se produce un error de configuración del dispositivo Intel® Stratix® 10 MX?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Memoria de gran ancho de banda (HBM2) Interface FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 18.0 del software Intel® Quartus® Prime Pro, un dispositivo Intel® Stratix® 10 MX fallará en la configuración cuando el reloj de referencia PLL del bloque de interfaz universal (UIB) no se esté ejecutando, incluso si no hay ninguna IP HBM2 en el proyecto.

    Resolución

    Conecte el reloj de referencia UIB PLL al dispositivo Intel Stratix 10 MX y proporcione un reloj que cumpla con la especificación requerida que se muestra en las Pautas de conexión de pines de la familia de dispositivos Intel® Stratix® 10.

    Este problema se ha solucionado en Intel® Quartus® Prime Pro Edition Software versión 18.0.1

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Intel® Strantix® 10 MX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.