Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 18.1, es posible que encuentre un valor máximo de conversión de propuestas intensas al compilar un proyecto con Signal Tap activado. Estos ataques se producen en diseños dirigidos a Intel® Arria® 10 dispositivos porque la restricción de temporización generada automáticamente en intel_signal_tap.sdc limita el retraso máximo a 1 ns.
Para evitar este problema, escriba una restricción de set_max_delay de la siguiente manera para sobrescribir la restricción de set_max_delay en el archivo intel_signal_tap.sdc generado automáticamente:
set_max_delay -de [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg[*]}] a [get_registers {auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_top|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_ stp_status_bits_cdc_u1|stp_status_bits_out[*]}] 30.000