ID del artículo: 000086863 Tipo de contenido: Mensajes de error Última revisión: 11/06/2025

Error: Error interno: (<signal name=""> =&gt; <signal name="">) Error interno: lógica estándar: std_logic puertos/señales deben tener el ancho 1 pero era <n></n></signal></signal>

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Quartus® Prime Pro Edition versión 18.1 Update 1 y anteriores, es posible que vea este error al generar un sistema de Platform Designer. Este error se produce cuando el sistema de Platform Designer incluye un componente genérico.

Resolución

Para evitar este problema, seleccione el componente en Platform Designer y, a continuación, seleccione la ficha creación de instancias de componentes. Cambie el ancho de cada señal a 1, luego revierta el ancho a su valor original y genere el HDL.

Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 3 productos

FPGA de SoC y FPGA Intel® Stratix® 10
FPGA de SoC y FPGA Intel® Arria® 10
FPGA Intel® Cyclone® 10 GX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.