ID del artículo: 000086824 Tipo de contenido: Resolución de problemas Última revisión: 11/02/2023

¿Rx_syncclock está disponible para el receptor Intel® FPGA IP soft LVDS con un factor SERDES?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Software LVDS FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El rx_syncclock no se utiliza cuando el Intel® MAX® 10 FPGA Soft LVDS tiene un factor de deserialización o deserialización uniforme (SERDES). Por lo tanto, rx_syncclock no está disponible en el receptor soft LVDS Intel® FPGA IP cuando se selecciona un factor SERDES incluso.

    Resolución

    No se necesita ninguna solución para este problema.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Intel® MAX® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.