ID del artículo: 000086820 Tipo de contenido: Resolución de problemas Última revisión: 06/06/2023

¿Por qué no se afirma readdatavalid en Intel Agilex® interfaz EMIF Intel® FPGA IP memory-mapped Configuration and Status Register (MMR)?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 21.2 y anteriores, cuando Intel Agilex® interfaz EMIF Intel® FPGA IP Memory-Mapped Configuration and Status Register (MMR) está habilitada, es posible que vea que los datos de lectura están disponibles, pero la señal readdatavalid no se afirma en la interfaz MMR.

    Resolución

    Este problema se ha solucionado a partir de la Intel® Quartus® versión 21.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.