ID del artículo: 000086815 Tipo de contenido: Mensajes de error Última revisión: 25/01/2023

Error interno: sistema secundario: PCC, archivo: /quartus/periph/pcc/pcc_module.cpp, línea: 1112

Entorno

    Intel® Quartus® Prime Pro Edition
    LVDS SERDES Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la Intel® Quartus® Prime Pro Edition 18.0 y versiones anteriores, es posible que vea este error interno al implementar una opción LVDS SERDES IP con PLL externo donde sus puertos externos LVDS ext_loaden y ext_fclk conectar directamente al nivel superior.

Resolución

Para solucionar el problema, conecte tanto ext_loaden LVDS como ext_fclk a una PLL externa.

Este problema está programado para ser solucionado en un futuro lanzamiento de Intel® Quartus® Software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

FPGA de SoC y FPGA Intel® Stratix® 10
FPGA de SoC y FPGA Intel® Arria® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.