ID del artículo: 000086802 Tipo de contenido: Información y documentación sobre productos Última revisión: 17/03/2023

¿Cómo se pueden leer los datos almacenados en los datos de lectura FIFO en Intel® Stratix® núcleo del cliente de correo flash serie 10 Intel® FPGA IP con un host JTAG?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Cliente de correo Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Se puede acceder a los datos de lectura FIFO a través del bus "rd_mem" en el núcleo Intel® FPGA IP del cliente de correo flash serie Intel® Stratix® 10. Para leer los datos almacenados en el archivo FIFO de lectura, debe leer los datos del bus "rd_mem". Consulte la dirección base y final de la rd_mem de IP en la Diseñador de plataformas para obtener la dirección de inicio y la lista de direcciones en las que puede leer.

    Para obtener más información acerca del flujo de operación de lectura, consulte Stratix® Guía del usuario principal del cliente de correo flash serie Intel® FPGA IP 10.

     

    Resolución

    Para obtener más información acerca del flujo de operación de lectura, consulte Stratix® Guía del usuario principal del cliente de correo flash serie Intel® FPGA IP 10.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.