Descripción
En la versión 19.1 del software Intel® Quartus® Prime Pro Edition, este error puede verse en diseños dirigidos a un dispositivo FPGA de Intel® Stratix® SoC 10 SX cuando se comparte el pin HPS_OSC_CLK entre la estructura de FPGA y el sistema de procesador físico Intel® Stratix® 10 FPGA IP.
Resolución
Para evitar este problema, no conecte ninguna lógica de estructura FPGA a este pin. El uso de pines HPS_OSC_CLK se limita al sistema de procesador físico Intel® Stratix® 10 FPGA IP.