ID del artículo: 000086668 Tipo de contenido: Mensajes de error Última revisión: 14/11/2024

Fatal: (vsim-3817) El puerto "configupdate" de la entidad "system_altpll_0" no está en el componente que se está instanciando.

Entorno

    Intel® Quartus® Prime Standard Edition

All

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 18.1 y anteriores del software Quartus® Prime Standard Edition, es posible que vea el mensaje de error grave mencionado anteriormente al simular el modelo de simulación basado en VHDL de ALTPLL FPGA IP.

Resolución

Para evitar este problema, actualice la secuencia de comandos de simulación para utilizar el archivo contenedor de nivel superior IP desde el directorio <nombre >/síntesis/ en lugar de <nombre de nombre>/simulación/directorio/.

Productos relacionados

Este artículo se aplica a 12 productos

FPGA Arria® II
FPGA Intel® MAX® 10
FPGA Cyclone® II
FPGA Cyclone® IV
FPGA Cyclone®
FPGA Stratix® II
FPGA Cyclone® III
FPGA Arria® GX
FPGA de bajo consumo Intel® Cyclone® 10
FPGAs Stratix®
FPGA Stratix® IV
FPGA Stratix® III

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.