ID del artículo: 000086659 Tipo de contenido: Resolución de problemas Última revisión: 25/08/2023

¿Por qué el tiempo de configuración de la imagen periférica de la configuración a través del protocolo (CvP) supera el requisito de tiempo de encendido a activo de 100 ms de PCIe?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    En Intel® Quartus® versión 21.2 del software Prime Pro Edition, es posible que el enlace CvP PCIe no pueda enumerarse correctamente con Intel Agilex® 7 dispositivos. Esto se debe a que el tiempo de configuración de la imagen periférica supera el requisito de tiempo de encendido a activo de 100 ms de PCIe.

    Resolución

    Para evitar este problema, vuelva a enumerar el vínculo PCIe una vez que el FPGA se haya configurado correctamente.

    Este problema se corrigió en la versión 21.3 del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie F
    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7 serie I

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.