ID del artículo: 000086599 Tipo de contenido: Resolución de problemas Última revisión: 24/06/2025

¿Hay algún problema con la configuración vía protocolo (CvP) al configurar el uso de CvP con secuencia de bits periferia/núcleo truncada o dañada en dispositivos Intel Agilex™ 7 FPGA?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

En la versión 21.2 y anteriores del software Quartus® Prime Pro Edition, realizar la configuración de CvP puede hacer que los dispositivos Agilex™ 7 FPGA se bloqueen si se envía un flujo de bits de núcleo/periferia truncado o dañado. Una vez que la FPGA se bloquea debido a la recepción de un flujo de bits de núcleo/periferia truncado o dañado, no se puede realizar una reconfiguración posterior a través del modo de inicialización CvP/CvP Update.

Resolución

Este problema ya se solucionó en la versión 22.2 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.