Nios® II/f El procesador puede borrar erróneamente el bit de habilitación de interrupción del procesador

Debido a un problema en el procesador Nios® II, cuando se implementa como un Nios II/f con una memoria estrechamente acoplada de datos (DTCM), es posible que una secuencia específica de instrucciones provoque que el bit de habilitación de interrupción del procesador (PIE) en el registro de estado se borre erróneamente antes de ingresar al controlador de interrupciones. Esto puede hacer que el software se comporte de una manera inesperada. Un ejemplo de una secuencia de instrucciones que causaría este comportamiento es el siguiente:

1: ldw r17, 0(r16) // obtener el puntero al DTCM desde alguna otra memoria de mayor latencia

2: stw r2, 8(r19) // almacenar a DTCM

3: LDW R2, 0(R17) // Puntero anterior de referencia

Si se produce una interrupción durante la parada de la instrucción 1, el procesador Nios también puede completar la instrucción 2 y borrar erróneamente el estado. PASTEL.

Este problema se solucionó a partir de la versión 18.1.1 del software Quartus® Prime Pro Edition