ID del artículo: 000086473 Tipo de contenido: Resolución de problemas Última revisión: 16/08/2023

¿Por qué la lista desplegable de ancho de dirección de puente de FPGA a HPS en el sistema de procesador físico Intel® Stratix® 10 FPGA IP permite un direccionamiento de hasta 40 bits?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El menú desplegable Ancho de dirección de puente en la sección FPGA a interfaz subordinada HPS de la sección HPS FPGA AXI Bridges en la pestaña Interfaces FPGA del sistema de procesador físico Intel® Stratix® 10 FPGA IP permite selecciones de direccionamiento de hasta 40 bits. Sin embargo, el mapa de direcciones HPS visible desde el FPGA es de solo 128 GB o 37 bits.

    Resolución

    En la interconexión Intel® Stratix® 10 HPS, los bits de orden superior están disponibles pero se ignoran. Los maestros que acceden a este puente no deben usar estos bits.

    Este problema se solucionó a partir de la versión 20.1 del software Intel® Quartus® Prime Pro/Standard Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA de sistema integrado en chip Intel® Stratix® 10 SX
    FPGA Intel® Strantix® 10 TX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.